Japan Patent Office Public Patent Disclosure Bulletin

Public Patent Bulletin Disclosure No.: S61-220193

Public Patent Bulletin Disclosure Date: September 30, 1986

Request for Examination: Not yet made

Number of Inventions: 1

Total Pages: 13

Int.CI. 5 Identification Code Internal File Nos. G11C 11/34 101 8522-5B

Title of Invention: Semiconductor memory device

Patent Application Number: 60-060694

Patent Application Date: March 27, 1985

Inventor: Matsumoto Tetsuo

Hitachi Device Development Center,

1450 Kamimizu Hon-machi, Kodaira-shi,

Japan

Applicant: Hitachi, Ltd., 4-6 Surugadai, Kanda,

Chiyoda-ku, Tokyo Japan

Agent: Ogawa, Katsuo and one other

BACKGROUND OF THE INVENTION

What Is Claimed Is:

- 1. A semiconductor memory device, comprising:
 - a memory array;

multiple read circuits connected to said memory array;

a timing signal generator to form timing signals by detecting transient changes in the column address strobe signal; and

control circuitry to output a control signal to sequentially activate said multiple read circuits by receiving said timing signal.

- 2. The semiconductor memory device according to Claim 1, wherein said control circuitry consists of a shift register that receives said timing signal as a shift pulse.
- 3. The semiconductor memory device according to Claim 1, wherein said memory array comprises multiple dynamic memory cells arranged in a matrix, multiple data lines connected to the selection terminals of each dynamic memory cell, and multiple data lines connected to the data input and output terminals of each dynamic memory cell.
- 4. The semiconductor memory device according to Claim 3, wherein the output terminals of said multiple read circuits are mutually connected together.
- 5. The semiconductor memory device according to Claim 4, wherein said semiconductor memory device also comprises multiple write circuits connected to said memory array, with said write

circuits sequentially activated by control signals output from said shift register.

1. Field of the Invention

This invention pertains to a semiconductor memory device. For example, it pertains to a useful technique for a semiconductor memory device having the function (=pull mode) of serially writing and reading data comprising plural bits.

2. Description of the Related Art

For example, in the case of dynamic RAM (random access memory), in addition to the method of accessing data in 1-bit units, an access method known as nibble mode has been proposed.

Fig. 1 shows a signal timing chart for nibble mode. For the purpose of RAM access, row address strobe signal RAS and column address signal CAS are dropped to low level, as shown in the drawing. Column address signal CAS falls multiple times, as shown in the drawing. Synchronized with the initial drop in signals RAS and CAS, RAM acquires a pair of address signals, that is, the row address signal and column address signals. RAM capable of nibble operation contains multiple signal storage circuits, along with a shift resister and resister to control that operation. When a single address setting is performed, 4 puts of data is applied to the signal holding circuit in RAM. These 4 bits of data are sequentially output from RAM 1 bit at a time synchronized with the drop in the column address strobe signal CAS, as shown in the timing chart in Fig. 1C.

With this type of dynamic RAM, when internal circuits such as the timing generation circuit consist of dynamic circuits, those internal circuits are configured so they are put into precharge mode or reset mode when the column address strobe signal <u>CAS</u> goes into high level, and so they form various

signals when column address strobe signal \underline{CAS} goes into low level.

Here, while the column address strobe signal <u>CAS</u> is in high level, its minimum pulse width is controlled by the system clock of the electronic system utilizing the RAM. Accordingly, when a precharge interval is set by high level for column address strobe signal <u>CAS</u>, as in this instance, RAM access time slows down, which is a disadvantage.

Purpose of the Invention

The purpose of this invention is to provide a semiconductor memory device capable of performing input and output of multiple bit data at high speed.

It will become clear from the description in this Specification and the attached drawings what is the purpose as previously stated, what are other purposes, and what are new characteristics.

SUMMARY OF THE INVENTION

The following consists of a brief summary of the typical elements of the invention as disclosed in this application. In other words, the invention realizes high-speed access by performing serial input and output of data to multiple memory arrays synchronized with the column address strobe signal change timing signal.

DESCRIPTION OF THE PREFERRED EMBODIMENTS

Fig. 2 shows the circuit diagram for one embodiment applying this invention to dynamic RAM. The dynamic RAM in the embodiment is not limited in any particular way, but it also has

peripheral circuitry connected to each memory array, including four memory arrays MARY1 through MARY4, a sense amp SA, an active restore circuit AR, a column switch CW, a main amp MA, a row and column address decoder RC-DCR, an address buffer ADB, and a timing generation circuit.

The four memory arrays have mutually corresponding memory addresses. The address decoder, column switch circuit and other peripheral circuitry connected to the four memory arrays are appropriately configured to make it possible to simultaneously select mutually corresponding memory addresses in the four arrays.

In order to simplify the drawing, Fig. 2 shows only the single MARY1 memory array out of the multiple memory arrays, along with its peripheral circuitry. These memory arrays and peripheral circuits are formed on a single semiconductor substrate using widely-known semiconductor integrated circuit technology.

The embodiment circuit shown in Fig. 2 is configured as an IGFET (Insulated Gate Field Effect Transistor), typically an n-channel MOSFET.

Memory array MARY1 comprises multiple data lines (bit lines) DL1 through $\overline{\text{DL2}}$, word lines WL1 and WL2, and memory cells MC. There is no special limitation, but memory array MARY1 is configured using the folded bit line method. Data lines DL1 and $\overline{\text{DL1}}$, which are adjacent and extended in parallel, form a mutual pair. Memory cells MC are connected at one of two crossing points formed by a pair of data lines DL1 and $\overline{\text{DL1}}$ and a single word line WL1.

A 1-bit memory cell MC comprises a data storage capacitor Cs and an address selection MOSFET Qm. Data for a logical "1" or "0" is stored by whether or not an electrical load is applied to capacitor Cs.

Data reading is performed by connecting capacitor Cs to shared data lines DL by putting MOSFET Qm into On mode, and sensing what change occurs in the potential of data lines DL in relation to the electrical load accumulated in capacitor C. As for the potential change applied to data line DL by the selected memory cell MC -- in other words, the level of the data signal -- the data line DL has a comparatively large parasitic capacitance, and thus is miniscule.

While there is no special restriction, a dummy cell DC is set up to serve as a reference for detecting this miniscule signal. This dummy cell DC is made with the same manufacturing requirements and the same design constants as memory cells MC, except that the capacity value of its capacitor Cd is only about half that of capacitor Cs of memory cells MC. Capacitor cd is charged to grounding potential by MOSFET Qd' prior to addressing.

Since the capacity value of capacitor Cd is set to about half the capacity value of capacitor Cs, dummy cell DC applies to one pair of data lines a reference voltage of about half that of the read signal applied from memory cell MC to the other pair of data lines.

The number of memory cells connected to complementary data lines DL and $\overline{\text{DL}}$ is equalized in order to increase detection precision, or to phrase it differently, in order to mutually equalize the parasitic capacitance connected to complementary data lines DL and $\overline{\text{DL}}$. One dummy cell is connected to each of data lines DL and $\overline{\text{DL}}$. In addition, as stated previously, each memory cell MC is connected between a single word line WL and to one pair of complementary data lines.

In addressing, when a memory cell MC connected to one complementary pair of data lines DL and $\overline{\text{DL}}$ is selected, a pair

of dummy word lines DWL and \underline{DWL} are selected so that the dummy cell DC is definitely connected to the other data lines.

Sense amp SA expands the potential change differential created by the addressing described above for the sensing interval determined by timing signal (sense amp control signal parallel). That pair of input-output nodes is connected to complementary data lines DL and DL, which are situated opposite one another in parallel. This sense amp SA has a pair of perpendicularly connected MOSFET Q1 and Q2, the positive feedback from which differentially amplifies the miniscule signal manifested in the complementary data lines DL and DL.

The word lines WL are situated perpendicular to the data line pairs, resulting in the formation of unwanted coupling capacity between each word line and data line. Accordingly, when one word line is selected, noise is applied to each data line via that coupling capacity. However, in a memory array that uses the folded bit line method, the noise applied to the data line pair DL and DL via the coupling capacity from the word line has the identical level for both. This noise consists of common mode noise, and so is cancelled out by the differential type sense amp SA.

When addressing is performed as described above, the temporarily destroyed stored data in memory cell MC is restored by taking in the high level or low level potential obtained by this sensing action.

Nevertheless, when the high level set as the result of the action of sense amp SA falls to a certain point in relation to the power source voltage Vcc, this produces an erroneous operation in which a some repeated read and rewrite operations produce a read of logical "0." Active restore circuit AR is provided in order to prevent this erroneous operation. This

active restore circuit AR has no effect on low level signals, but selectively boosts the potential of power source voltage Vcc for high level signals only.

The data line pair DL1 and <u>DL1</u> shown in this drawing are connected to the common complementary data line pair CDL1 and <u>CDL1</u> via MOSFET Q3 and Q4, which comprise column switch CWs. The other data line pair is similarly connected to common complementary data line pair CDL1 and <u>CDL1</u> via MOSFET Q5 and Q6. This common complementary data line pair CDL1 and <u>CDL1</u> is connected to the data output circuit input terminal and data input circuit output terminal, as will be discussed hereafter in relation to Fig. 3. Common complementary data lines CDL1 and <u>CDL1</u> are also connected to the pair of input-output terminals in main amp MA.

Row decoder and column decoder RC-DCR receives internal complementary address signals formed by address buffer ADB and forms a column switch signal for one word line and the dummy word line. This is how memory cell and dummy cell addressing is performed.

The configuration of address buffer ADB and row decoder and column decoder RC-DCR is the same as well-known dynamic RAM. Accordingly, a detailed explanation of these is omitted.

To state it simply, these circuits are composed of dynamic operation circuits, with their respective operations controlled by various timing signals output from the timing generation circuit to be described hereafter. In other words, address buffer ADB takes in external address signals XAO-XA1 synchronized with timing signal ϕ ar formed by row address strobe signal RAS, and forms internal complementary address signals ax0 and ϕ ax0 and ax1 and ϕ ax1. Address buffer ADB also takes in external address signals YAO and YAi synchronized with timing

signal ϕ ac formed by column address strobe signal <u>CAS</u>, and forms internal complementary address signals ya0 and ya0 and yai and yai. There is no special restriction, but the column-related internal complementary address signals axi and <u>axi</u>, of the address signals ax0 through <u>axi</u>, are supplied to address decoder SR-DCR, as will be described hereafter in relation to Fig. 3. The remaining internal complementary address signals ax0 and <u>ax0</u> and <u>axi-1</u> are supplied to row decoder R-DCR. Similarly, column-related internal complementary address signals ayi and <u>ayi</u>, of the address signals ay0 through <u>ayi</u>, are supplied to address decoder SR-DCR, while the remaining address signals ay0 and <u>ay0</u> and ayi-1 and <u>ayi-1</u> are supplied to column decoder C-DCR.

Row address decoder R-DCR receives the word line selection timing signal ϕx , which is formed based on the low address strobe signal, along with the internal complementary address signals described above, and selects the word line and dummy word line specified by address signals XAO through XAI-1, synchronized with timing signal ϕx .

Column decoder C-DCR receives the data line selection timing signal ϕ y, which is formed based on column address strobe signal <u>CAS</u>, along with the internal complementary address signals described above, and selects the data lines indicated by the abovementioned address signals YAO through YAi-1, synchronized with the data line selection signal ϕ y described above.

The operation of main amp MA is controlled by timing signal \$\phi\$ma, and amplifies the data signal applied to common complementary data lines CDL1 andma, and amplifies the data signal applied to common complementary data lines CDL1 and CDL1.

Fig. 3 presents a block diagram of an embodiment of data output circuits R1 through R4 and data input circuits W1 through W4, circuits that realize the nibble mode functionality that serially writes and reads 4 bits of data, and a portion of the timing generation circuit TG that controls their operation.

Although there is no special restriction, in this embodiment there are formed 4 memory arrays MARY1 through MARY4, along with 4 read circuits and read amps R1 through R4 that amplify the read signal obtained from the respective common complementary data line pairs CDL1 and CDL1 through CDL4 and CDL4, plus 4 write circuits and write amps W1 through W4 that supply write signals to the abovementioned respective common. complementary data line pairs CDL1 and CDL1 through CDL4 and CDL4. In addition, the output signals from said read amps R1 through R4 are transmitted externally via a common output buffer OB. At the same time, the input terminals of said read amps are supplied with write signals from external sources via a common input buffer IB. Thus, when output buffer OB and input buffer IB are made into common buffers, these circuits OB and IB may be configured as static circuitry such as CMOS circuits, though there is no special restriction.

In this embodiment, said read amps R1 through R4 and write amps W1 through W4 are diachronically activated by read and write control signal we and by timing signals $\phi1$ through $\phi4$ formed by timing generation circuit TG, which will be discussed hereafter. In other words, if write enable signal WE is at high level, read amps R1 through R4 are diachronically activated by timing signals $\phi1$ through $\phi4$ formed by timing generation circuit TG. If write enable signal WE is at low level, write amps W1 through W4 are diachronically activated by timing signals $\phi1$ through $\phi4$ formed by timing generation circuit TG.

Read amp R1 goes into active mode when write control signal we is at low level and then timing signal \$\phi\$1 is at high level. When in active mode, read amp R1 takes data signals corresponding to data signals applied to common complementary data lines CDL1 and CDL1, which are connected to memory array MARY1, and outputs those data signals to complementary signal lines CDR and CDR. When write control signal we is at high level, or in other words, when write to memory active mode is commanded by low level on external write enable signal WE, and when timing signal \$\phi\$1 is at low level, read amp R1 is put in inactive mode. When in inactive mode, the output impedance of read amp R1 is set to high impedance mode.

Fig. 4 shows a specific example circuit for read amp R1. As shown in the drawing, read amp R1 comprises amplifier MOSFET Q15 and Q16, switch MOSFET Q17 and Q18, and MOSFET Q10 through Q14, which control switch MOSFET Q17 and Q18, the respective gates of which are connected to common complementary data lines CDL1 and CDL1.

If write control signal we is at high level, MOSFET Q11 and Q14 go into ON mode, while the gates of switch MOSFET Q17 and Q18 are maintained at a low level of essentially 0 volts. Consequently, this puts MOSFET Q17 and Q18 into OFF mode.

When timing signals ϕ ma and ϕ 1 are at high level with write control signal we at low level, this puts MOSFET Q17 and Q18 into ON mode. This results in amplifier MOSFET Q15 and Q16 being connected to complementary signal lines CDR and CDR, respectively. Since amplifier MOSFET Q15 and Q16 are activated in complementary fashion to one another by the data signal applied to common complementary data lines CDL1 and CDL1, one of the pair of complementary signal lines CDR and CDR is forced to a low level of essentially 0 volts.

If the data output buffer OB shown in Fig. 3 has no means for applying potential to the respective complementary signal lines CDR and CDR, a pullup resistance means (not shown) is provided between complementary signal lines CDR and CDR and circuit power source terminal Vcc.

Read amps R2 through R4 in Fig. 3 have the same configuration as amp R1.

Read amps R1 through R4 are sequentially activated as timing signals \$\phi\$1 through \$\phi\$4 are sequentially generated.

Write amp W1 is put into active mode when timing signal \$\psign 1\$ is at high level with write control signal we at high level. When in active mode, write amp W1 takes data signals corresponding to data signals supplied to common signal lines CDW and CDW and applies those signals to common complementary data lines CDL1 and CDL1. As a result, external data signal Din and the corresponding data signals are applied to common complementary data lines CDL1 and CDL1 via input buffer IB and write amp W1. When write control signal we and timing signal \$\psi\$1 are at low level, write amp W1 goes into inactive mode. When in inactive mode, write amp W1 is configured to maintain high output impedance.

If write control signal we is at low level and we is at high level, this puts MOSFET Q21, Q22, Q24 and Q29 into ON mode, while it puts MOSFET Q23 and Q28 into OFF mode. At this time,

Fig. 5 shows a specific circuit example for write amp W1.

MOSFET Q26, Q27, Q31 and Q32, which comprise output buffers, are set to OFF mode, since their gates are set to essentially 0 volts by said MOSFET Q21, Q22, Q24 and Q29. Consequently, in this mode, the potential of common complementary data lines CDL1 and CDL1 cannot be modified by write circuit W1.

If write control signals we and \underline{we} are at high level and low level, respectively, the conduction state of MOSFET Q26, Q27, Q31 and Q32 is determined by the level of complementary signal lines CDW and \underline{CDW} when timing signal $\phi1$ is generated. The circuit operation at that time is as described below.

For example, the levels of complementary signal lines CDW and CDW are set to high level and low level, respectively, by data input buffer IB as shown in Fig. 3. When signal \$\phi\$1 is set to high level, this puts switch MOSFET Q19 and Q20 into ON mode. This results in the gates for MOSFET Q25 and Q27 being put into high level, corresponding to the high level for signal line CDW. Timing signal \$\phi\$1 is supplied to the gate of MOSFET Q26 via MOSFET Q23. However, in this instance, since the MOSFET Q25 has been put into ON mode by the high level gate potential of MOSFET Q26, the latter is put into low level at essentially 0 volts. Since signal line CDW is put into low level, the gates of MOSFET Q30 and Q30 are put into a low level. Timing signal \$\phi\$1 is supplied to the gate of MOSFET Q31 via MOSFET Q28. In this instance, since MOSFET Q30 is in OFF mode, the gate of MOSFET Q31 is put into high level when timing signal \$\phi\$1 is at high level.

As a result, common complementary data lines CDL1 and $\underline{CDL1}$ are forced into low level and high level, respectively.

Write amps W2 through W4 have the same configuration as W1. As a result, write amps W1 through W4 are sequentially activated by the sequential generation of timing signals ϕ 1 through ϕ 4.

The portion of timing generation circuit TG comprises edge trigger circuit EG, which receives column address strobe signal <u>CAS</u>, and shift register SR. More specific configuration of timing generation circuit TG will be described hereafter in relation to Fig. 6.

Said edge trigger circuit EG, while not subject to any special restriction, forms said column address strobe signal <u>CAS</u> and its delay signal <u>CAS</u>, and supplies these signals to an exclusive logical AND circuit, through which column address strobe signal CAS change timing is detected

No response is to be made to the initial change timing. The timing signal EG formed thereby is used as a shift clock for shift register SR.

Shift register SR is a 4-bit shift register, the default value for which is set by the decoding signal output from address decoder SR-DCR, which receives internal address signals axi, \underline{axi} , ayi and \underline{ayi} corresponding to external address signals XAi and YAi, and by the preset signal ϕps .

In other words, when timing signal by is generated after internal address signals axi, axi, ayi and ayi are output from the address buffer ADB shown in Fig. 2, the address decoder SR-DCR responds by being activated. In further response, one of the four output bits of address decoder SR-DCR is set to high level (logical "1"). Thereafter, when preset signal bps is generated, the output of address decoder SR-DCR is preset in shift register SR. In other words, out of the four bits in shift register SR the single bit designated by address signals XAi and YAi is set to logical "1" while the remaining three bits are set to logical "0" as the initial setting. The data for said logical "1" is shifted sequentially to the right in accordance with said shift clock, with the final stage output looping back to the initial stage.

As a result, four timing signals $\phi 1$ through $\phi 4$ are formed from the respective stages of shift register SR. These timing signals are supplied to the corresponding amps R1 and W1 through R4 and W4.

Fig. 6 shows a specific block diagram of timing generation circuit TG.

While there is no special restriction, in the drawing edge circuit EG comprises impedance circuits IV1 through IV4, exclusive logical AND circuit EX1, NAND circuit ND1, delay circuits DLY1 and DLY2, and MOSFET Q10 and Q11.

Delay circuit DLY2 and exclusive logical AND circuit EX1 comprise detection circuitry to detect transients in column address strobe signal <u>CAS</u>. Delay circuit DLY2 is configured to have the pulse width of the detection pulse it is to obtain, and the effectively equivalent delay time. Consequently, when column address strobe signal <u>CAS</u> changes as shown in Fig. 7B, detection pulse N3 that is output from exclusive logical AND circuit EX1 changes as shown in Fig. 7H.

Impedance circuits IV1 and IV2 and MOSFET Q10 and Q11 comprise column address strobe signal detection circuitry.

If row address strobe signal <u>RAS</u> and column address strobe signal <u>CAS</u> are both maintained at high level, output N1 from impedance circuit IV2 is set to high level, as shown in Fig. 7C. At this time, the diode-connected MOSFET Q10 is effectively set to ON mode, while MOSFET Q11 is set to OFF mode by the output (low level) from impedance circuit IV2, which receives column address strobe signal <u>CAS</u>. Accordingly, signal <u>CAS1</u> is set to high level, as shown in Fig. 7D.

When row address strobe signal RAS changes to low level, the output of impedance circuit IV2 changes in response to low level as shown in Fig. 7C. At this time, MOSFET Q10 automatically is set to OFF mode. Signal <u>CAS1</u> is maintained at high level by the floating capacitance and parasitic capacitance existing at the connection point between MOSFET Q10 and Q11.

Thereafter, when column address strobe signal \underline{CAS} changes to low level as shown in Fig. 7B, MOSFET Q11 is set in response

to ON mode. This results in signal <u>CAS1</u> being set to low level as shown in Fig. 7D. Signal <u>CAS1</u> is maintained at low level irrespective of subsequent changes in the level of column address strobe signal <u>CAS</u>. To state it differently, signal <u>CAS1</u> is set to low level only in response to the initial drop in signal <u>CAS</u>. As shown in Fig. 7D, signal <u>CAS1</u> goes into high level in response to the <u>RAS</u> signal and <u>CAS</u> signal being put into high level.

Delay circuit DL1 and NAND circuit ND1 comprise gate circuitry. Delay circuit DL1 has a signal inversion function. The delay circuit DL1 delay time is set larger than that of delay circuit DL2.

Output N2 from delay circuit DLY2 is set at low level as shown in Fig. 7E, while signal <u>CAS1</u> is set first at low level and then at high level. As a result of appropriate setting of the delay time of delay circuit DLY1, output N2 is set to high level after the initial high level interval for exclusive logical AND circuit EX1. NAND circuit ND1 is opened when output N2 is set to high level.

As a result, output ϕ eg from NAND circuit ND1 obtained via impedance circuit IV4 -- in other words, shift clock ϕ eg -- does not respond to the initial transient of the <u>CAS</u> signal, as shown in Fig. 7I.

In Fig. 6, preset pulse generation circuit PSG forms the preset signal \$\phi\$ps shown in Fig. 7F by detecting the drop in signal \$\overline{CAS1}\$. This preset signal \$\phi\$ps is supplied to the shift register SR shown in Fig. 3.

In Fig. 6, row timing generation circuit RTG forms the various row-related timing signals by receiving the row address strobe signal \underline{RAS} .

Timing signal ϕpc is set to high level when the <u>RAS</u> signal is at high level, and it is set to low level when the <u>RAS</u> signal is at low level. The precharge circuit (not shown) in the active restore circuit AR shown in Fig. 2 is activated by high level in timing signal ϕpc , with the corresponding pairs of data lines being set essentially to the precharge level of power source voltage Vcc.

Timing signal ϕ ar is set to low level when the RAS signal is at low level. As stated previously, the operation of address buffer ADB is controlled by timing signal ϕ ar, and it receives row-related address signals XAO through XAi.

Timing signal ϕx is set to high level after timing signal ϕar is set to low level. This results in row decoder R-DEC being activated.

Timing signal ϕ pa goes into low level in response to the <u>RAS</u> signal going into high level, then it goes into low level after timing signal ϕ x goes into high level. This causes the sense amp shown in Fig. 2 to be activated after a word line is selected.

Timing signal ϕ ac goes into low level when the <u>RAS</u> signal goes into low level, then it goes into high level after timing signal ϕ pa goes into high level. This causes active restore circuit AR to be activated after the data signals applied from the memory cell to data lines DL1 and <u>DL1</u> are amplified by sense amp SA.

Signals $\underline{CAS1}$ and φ eg, which are output from the edge trigger circuit EG shown in Fig. 6, serve as control signals controlling the operation of column timing generation circuit CTG.

Column timing generation circuit CTG outputs a variety of timing signals by receiving said signal CAS1 along with timing

signal ϕx , which has the same effective phase as the timing signal ϕx output from row timing generation circuit RTG.

Timing signal ϕ ac is set to low level when signal <u>CAS1</u> changes to low level. Address buffer ADB receives column-related address signals YAO through YAi as a result of timing signal ϕ ac going into low level.

When signal <u>CAS1</u> is set to low level, timing signal ϕy is set to high level after timing signal $\phi x'$ is output from row timing generation circuit RTG. Column decoder C-DCR is activated by timing signal ϕy .

Timing signal ϕ ma is set to high level in response to the signal output from NOR circuit NR1 going into high level, as shown in Fig. 7K.

Main amp MA shown in Fig. 2 is activated by this timing signal $\phi \text{ma}\,.$

Note that NOR circuit NR1 and the signal CAS2 output from that circuit are not necessary for the column timing generation signal CTG in this embodiment. When output buffer OB and input buffer IB as shown in Fig. 3 comprise timing circuitry that includes precharging circuitry, signal CAS2 is needed to respond to column address strobe signal <u>CAS</u> transients and control precharge start and operation start of these circuits.

Output N3 from exclusive logical AND circuit EX1 may be utilized in addition to said signal CAS2, but in this instance, it is necessary to attend to the following points.

That is, the timing for when output N3 changes to low level is delayed only by the delay time of delay circuit DLY2 in relation to the <u>CAS</u> signal change timing. Thus, a somewhat long time is required for output N3 to change to low level after the <u>CAS</u> signal is first set to low level. As a result, the response

speed of the circuit to the initial drop in the \underline{CAS} signal is limited.

The read operation of the circuit in this embodiment will be explained in reference to the timing chart in Fig. 7.

When row address strobe signal RAS goes into low level, Xgroup addressing is performed as shown above, and a read signal appears on data line DL, as discussed above. Next, when column address strobe signal CAS goes into low level, Y-group addressing is performed, memory cells are selected one at a time from the four memory arrays, and the read signal from those memory cells is obtainable on common complementary data line pairs CDL1 and CDL1 through CDL4 and CDL4. In addition, when the first stage circuit, for instance, of shift register SR is set to logical "1" by said address signals XAi and YAi, this sets timing signal ϕ 1 to high level. When write enable signal WE is set to high level (not shown), read amp R1 is activated by this timing signal ϕ 1. As a result, a read signal from memory array MARY1 is output from output buffer OB. Next, when column address strobe signal CAS changes to high level, shift clock peg from edge trigger circuit EG is transmitted in response. Therefore, the logical "1" in shift register SR is shifted to the next stage. As a result, timing signal $\phi 2$ goes into high level, and read amp R2 is activated in place of read amp R1. This results in output from output buffer OB of a read signal from memory array MARY2. Hereafter, whenever column address strobe signal CAS changes similarly, the logical "1" in shift register SR is shifted, and read signals from memory array MARY3 and memory array MARY4 are sequentially output. The setting of the first memory array to read may be performed optionally by setting said address signals XAi and YAi.

The write operation occurs by sequentially activating amps W1 through W4 in the same manner as described above, if write data is supplied to external terminal Din synchronized with the timing of changes in said column address strobe signal <u>CAS</u>. Accordingly, write operations occur sequentially to the for memory arrays.

The circuitry in the embodiment may be altered. For example, output buffer OB and input buffer IB may comprise dynamic circuitry that includes a precharge circuit as described previously. In this instance, the operation of output buffer OB and input buffer IB is controlled by detection pulse CAS2 as shown in Fig. 7K. In other words, these circuits OB and IB are put into precharge mode by low level of the detection pulse (CAS2), and is activated when a level change is detected in column address strobe signal CAS (or, in other words, when CAS2 goes into high level). In this instance, since circuit OB and various nodes in IB are preset to a reference level, these circuits operate without error even with timing where the data signals applied respectively cannot be increased to a sufficiently large level. In this instance, precharging or presetting is carried out as well, which makes it possible to keep constant the operation timing of circuits OB and IB.

Output buffer OB and input buffer IB may omit the respective common circuits.

For example, output buffer OB may possess circuitry components that correspond one-for-one with read amps R1 through R4.

Fig. 8 presents a circuit diagram for an embodiment of this sort of data output buffer OB.

The amplified output signal from said read amps (main amps) R1 through R4 (see Fig. 3) are supplied to respective drive circuits DV1 through DV4. In this drawing, drive circuits DV1

and DV4 are shown as typical examples. In other words, drive circuit DV1 is placed between the terminal where timing signal $\phi 1$ is supplied and the circuit contact potential point, and comprises push-pull mode MOSFET Q10 and Q12 and MOSFET Q11 and Q13, which alternately receive complementary data signals dout1 and dout1 from said read amp R1. In other words, inverted output signal dout1 is supplied to the gates of MOSFET Q10 and Q13, while non-inverted output signal dout1 is supplied to the gates of MOSFET Q11 and Q12. The signals obtained from the connection points of said MOSFET Q10 and Q12 and MOSFET Q11 and Q13 are supplied to the gates of the next push-pull mode output MOSFET Q14 and Q15. In other words, The signal at the connection point between MOSFET Q10 and Q12 is supplied to the gate of ground potential side output MOSFET Q15. The signal at the connection point between MOSFET Q11 and Q13 is supplied to the gate of ground potential side output MOSFET Q14.

The remaining drive circuits DV2 through DV4 and output circuits OB2 through OB4 comprise circuitry similar to the above. In addition, the output terminals for output circuits OB1 through OB4 are shared, or, to put it differently, they have a wire door configuration that connects to a single output terminal Dout. Timing signals $\phi1$ through $\phi4$ supplied to said respective drive circuits DV1 through DV4 are formed by said timing generation circuit TG as shown in Fig. 3.

Timing generation circuit TG forms timing signals $\phi 1$ through $\phi 4$ in accordance with column address signal change timing, starting with the initial output memory array designated by the two-bit address signals AXi and AYi and proceeding sequentially. Consequently, the four drive circuits DV1 through DV4 are alternately activated in accordance with timing signals $\phi 1$ through $\phi 4$ formed by timing generation circuit TG. As a result,

the read signals from the four memory arrays are output serially.

Note that when drive circuits DV1 through DV4 are put into inactive mode by low levels of timing signals $\phi1$ through $\phi4$, their output is put into low level, which puts output circuits OB1 through OB4 into high impedance mode. Output signals from output buffers OB1 through OB4, which receive signals supplied by drive circuits DV1 through DV4, which have been put into active mode by high levels on said timing signals $\phi1$ through $\phi4$, are transmitted from external output terminal Dout.

Benefits of the Invention

- (1) It is possible to carry out a write or read operation on multiple memory arrays with each column address strobe signal change. This produces a benefit in the form of increased speed. When the output circuitry that performs precharging by means of the column address strobe signal is equipped with read circuitry or an output buffer, it requires a precharging time of approximately 30 ns, which means that a 4-bit read operation takes approximately 330 ns overall. In contrast, when read operations are performed with each column address strobe signal change as described heretofore, it is possible to perform a read operation in approximately 240 ns overall.
- (2) When common buffers are used with read circuits that respectively receive signals from multiple memory arrays, this produces the benefit of being able to realize high-speed reading operations by means of comparatively simple circuitry.
- (3) When the circuit configuration outputs signals from multiple memory arrays using respective drive circuits and output buffer circuits, this produces the benefit of being able to read multiple-bit data either serially or in parallel by

making a simple circuit change to either activate said drive circuits diachronically or simultanesouly.

The foregoing specific explanation by the inventors was based on the embodiments. However, this invention is not limited to the embodiments described herein. It goes without saying that various changes are possible within the scope of its intent. For example, changes can be made as needed in the number of memory arrays and the number of their peripheral circuits. The specific circuit configuration of the various circuits in Fig. 3 can be anything so long as it performs the operations described heretofore. The drive circuitry in the embodiment shown in Fig. 4 above can have the output circuitry put into high impedance mode during the inactive period produced by the timing signal, and can have the signals from the main amp supplied to the output circuit during the active period.

This invention can be widely utilized in semiconductor memory devices in which address signals are supplied in multiplexed form in accordance with address strobe signals.

Brief Explanation of Drawings

- Fig. 1 shows a timing chart that describes nibble mode as proposed prior to this invention.
- Fig. 2 shows a circuit diagram for an embodiment of this invention.
- Fig. 3 shows a block diagram of an embodiment of this invention, including data output buffers and data input buffers DIB1 through DIB4, along with a portion of timing generation circuit TG.
- Fig. 4 and Fig. 5 show specific circuit diagrams of circuit blocks R1 and W1 in Fig. 3.

Fig. 6 shows a specific circuit diagram of the timing generation circuit.

Fig. 7 shows a timing chart that explains an example of circuit operation in the embodiments in said Fig. 3 and Fig. 6.

Fig. 8 shows a circuit diagram of another embodiment of said data output buffer.

MARY1-MARY4 memory arrays

MC memory cell

DC dummy cell

CW column switch

SA sense amp

AR active restore circuit

RC-DCR row/column decoder

ADB address buffer

DOB data output buffer

DIB data input buffer

R1-R4 read amps R1 through R4

W1-W4 write amps W1 through W4

OB1-OB4 output buffers

IB1-IB4 input buffers

DV1-DV4 drive circuits

SR shift register

TG timing generation circuit

- Fig. 1
- Fig. 2
- Fig. 3
- Fig. 4
- Fig. 5
- Fig. 6
- Fig. 7
- Fig. 8

[Type] Revision Listing under Provisions of Article 17, Section 2 of the Patent Law [Section Classification] Section 6, Class 4 [Date Issued] May 7, 1993

Public Patent Disclosure Bulletin No. 61-220193
Disclosure Bulletin Date September 30, 1986
Serial No. 61-2202
Application No. 60-60694
Intl Cl. 5 G11C 11/401

362 E 8526-5L

Procedural Revision Statement (Voluntary)

February 27, 1993

G11C 11/34

To the Director-General, Japan Patent Office

- Showing of the Matter
 App. No. S60-60694
- Title of the Invention Semiconductor Memory Device
- Revisor

Relationship to the matter . Patent applicant

Address: 4-6 Surugadai, Kanda, Chiyoda-ku, Tokyo Japan 101

Name: (510) Hitachi, Ltd.

4. Agent

Address: 201 Fujii Building, 6-53-3 Nishi-[illegible], Arakawa-

ku, Tokyo Japan 116

Telephone: 03-3893-6221

Name: Akita Shuji

5. Objects of the Revision

Specification claims, detailed description of the invention, Fig. 2, Fig. 3 and Fig. 4

- 6. Content of the Revision
- (1) The claims in the specification are revised as per the attached.
- (2) On page 13, line 5, "ya0 and ya0 and yai and yai" is revised to "ay0 and ay0 and ayi and ayi."
- (3) On page 16, line 3, "write nable signal" is revised to "write enable signal."
- (4) On page 24, line 6, "R1 and W1 through R2 and W4" is revised to "R1 and W1 through R4 and W4."
- (5) On page 24, line 14, "IV2" is revised to "IV3."
- (6) On page 27, line 3, "DLY2" is revised to "DLY1."
- (7) Fig. 2, Fig. 3 and Fig. 4 are revised as per the attached.

Attachment

What Is Claimed Is:

- 1. A semiconductor memory device, comprising:
 - a memory array;

multiple read circuits and write circuits connected to said memory array;

a timing signal generator to form timing signals by detecting transient changes in the column address strobe signal; and

control circuitry to output a control signal to sequentially activate said multiple read circuits and write circuits by receiving said timing signal.

- 2. The semiconductor memory device in Claim 1, wherein said control circuitry consists of a shift register that receives said timing signal as a shift pulse.
- 3. The semiconductor memory device in Claim 1, wherein said memory array comprises multiple dynamic memory cells arranged in a matrix, multiple data lines connected to the selection terminals of each dynamic memory cell, and multiple data lines connected to the data input and output terminals of each dynamic memory cell.
- 4. The semiconductor memory device in Claim 3, wherein the output terminals of said multiple read circuits are mutually connected together.
- 5. The semiconductor memory device in Claim 4, wherein said semiconductor memory device also comprises multiple write circuits connected to said memory array, with said write

circuits sequentially activated by control signals output from said shift register.

Fig. 2

Fig. 3

Fig. 4

Translator's note: Text in the original with macrons is represented herein with <u>underlining</u>.

18日本国特許庁(JP)

10 特許出願公開

⑩公開特許公報(A)

昭61-220193

ூInt, பே. 1 G 11 C 11/34 . 識別記号 101 庁内整理番号 8522-5B ❷公開 昭和61年(1986)9月30日

審査請求 未請求 発明の数 1 (全13頁)

⑨特 颐 昭60-60694

❷出 頭 昭60(1985)3月27日

砂発明者 松本 哲郎

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

⑪出 頤 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

60代 理 人 弁理士 小川 勝男 外1名

明 細 1

発明の名称 半導体配信数を 特許請求の範囲

1. メモリアレイ

上記メモリアレイに結合されるべき複数の説み 出し同略。

カラムアドレスストローブ信号の過波変化を検 出することによってタイミング信号を形成するタ イミングセネレータ、及び

上記メイミング係号を受けることによって上記 複数の読み出し国路を順次に動作させる制御信号 を出力する制御回路、

からなることを特徴とする半導体記憶装置。

2. 上記制即回路は、上記タイミング信号をシフトペルスとして受けるシフトレジスタからなることを特徴とする特許請求の範囲第1項記載の学等体配位装置。

3. 上記メモリアレイは、マトリタス配置された 複数のメイナミック型メモリセル、各ダイナミッ タ型メモリセルの選択端子に結合された複数のデ ータ線、及び各ダイナミック型メモリモルのデー タ入出力機子に結合された複数のデータ線からな ることを特象とする特許請求の範囲第1項記載の 必選性記憶器層。

4. 上記複数の就み出し目的の出力強子は、互い に共通接続されているととを等数とする特許請求 の範囲第3項記載の半導体記憶装置。

5. 上記半導体配像設置は、更に、上記メモリア レイに結合されるべき複数の書き込み回路からな b

上記書を込み回路は、上記シフトレジスタから 出力される制御信号によって順次に動作されることを特徴とする特許常次の範囲第4項記載の半導体記憶整置。

発明の詳細な説明

(技術分野)

との発例は、半導体配性装置化認するもので、 例えば、複数ビットからなるデータをジリアルに 考込み又は読み出しを行う機能(ニブルモード) を持つ半導体配性装置に有効な技術に関するもの

-547-

である。 〔背景技能〕

例えば、ダイナミック型RAM(ランダム・ア タセス・メモリ)においては、1ビット単位でデ ータをアクセスする方式の他、ニブルモードと呼

ばれるアクセス方式が提集されている。

第1回とは、エブルモードにおける信号のタイイングナャートが示されている。BAMのアタセスのために、ロウアドレスストローブ信号RAB及びカラムアドレス信号CABが図示のようにロウレベルに降下される。カラムアドレスストローブ信号CABは、図示されているように複数回立下げられる。BAMは、信号RAB及びCABの最初の立下りに同期して1組のアドレス信号でなかり込む。エブル動作可能なRAMは、その内部に複数の信号保持回路と、その動作を制御するためのシフトレジスタとレジスタを持つ。1回のアドレス設定が行なわれると、BAM内の信号保持回路には4ビットのデータが与えられる。この4

〔発明の目的〕

との発明の目的は、複数ビットのデータの入出 力を高速に行える半導体配像装置を提供すること にある。

との発明の前記ならびにその他の目的と新規な 特徴は、この明細書の記述および祭付図面から明 らかになるであろう。

[発明の概要]

本面において開示される発明のうち代数的なものの観視を簡単に説明されば、下記の通りである。 されわち、複数のメモリアレイに対するデータの 入出力をカラムアドレスストロープ信号の変化タイミング信号に同期してシリアルに行わせること によって高速アクセスを実現するものである。 (実施例)

第2個には、この発明をダイナミック型BAMに適用した場合の一実施例の回路図が示されている。実施例のダイナミック型BAMは、特に制限されないが、もつのメモリアレイMARY1ないしMARY4と、それぞれのメモリアレイに納合

ピットのデータは、第1回じのタイミング圏に示 すように、カラムアドレスストローブ信号でAS の文句下がりに同期してその1ピットずつがRA Mから原次に出力される。

この様のダイナミック設及AMにおいて、タイミング発生回路のような内部回路がダイナミック 回路から構成される場合、その内部回路は、カラムアドレスストローブ信号CASがハイレベルに されることによってブリナャージ状態もしくはリ セット状態にされ、カラムアドレスストローブ信号CASがロウレベルにされることによって種々 の信号を形成するように構成される。

ここでカラムアドレスストローブ信号 CASのハイレベル期間は、通常、BAMを使用する信子
レステムのシステムクロックによってその最小パルス幅が制限される。それ故に、このようにカラムアドレスストローブ信号 CASのハイレベルによってブリティーシ期間が設定される場合は、BAMのアクセスタイムが通くなるという欠点がある。

されたセンスアンプ8Aと、アクティブリストア 国略AB、カラムスイッチ回路CW、メインアン ブMA、ロウ及びカラムアドレスデコーダRC-DCR、アドレスパッファADB、タイミング発 生国鮮等からなる周辺回路とを持つ。

4つのメモリアレイは、互いに対応されるメモリアドレスを持つ。4つのメモリアレイに結合されるアドレスデューダ、カラムスイッチ回路等の周辺回路が適当な構成にされることによって、4つのメモリアレイの互いに対応されるメモリアドレスは同時に選択される。

第2回においては、四回を簡単にするために、 複数のメモリアレイのうち1つのメモリアレイM ARY1とその周辺回路が代表として示されてい る。なね、これらのメモリアレイ及び周辺回路は、 周知の半導体集款回路技術によって1つの半導体 表板に形成されている。

阿園に示した実施例回路は、n チャンネルM O SF PTを代表とする I GF BT (Insulated Cate Pield Bifect Transletor)によって

特開昭61-220193 (3)

構成されている。

メモリアレイMARY1は、複数のデータ級(ビット線)DLIないしDL8、ワード線WL1、WL2、及びメモリセルMCから構成されている。 存に制限されないが、メモリアレイMARY1は、折り返えしビット級方式とされている。 互いに隣接しかつ平行に延長されたデータ線DL1とDL1とは互いに対にされている。メモリセルMCは、対のデータ線DL1及びDL1と1つのワード級WL1とによって形成される2つの交点のうちの一方に結合されている。

1 ピットのメモリセルMCは、信報記憶キャベ ショCsとナドレス選択用MOSFETQmとか らなり、論環"1"、"0"の情報はキャバシタ Csに電荷が有るか無いかの形で記憶される。

情報の飲み出しは、MOSPBTQmをオン状態にさせることによってキャパシタCsを共通のデータ級DLに結合させ、データ級DLの電位がキャパシタCsに審検された電荷量に応じてどのような変化が超さるかをセンスすることによって

れに約合される寄生容量を互いに等しくさせるために、互いに等しくされる。ゲータ級DL、DLのそれぞれに1個ずつのダマーセルが結合されている。また、各メモリセル以Cは、放送のように1本のワード制WLと相様対データ級の一方との間に約合されている。

アドレッシングにおいて、相補データ解対DL, DLの一方に結合されたメモリセルMCが選択された場合、他方のデータ線には必ずダミーセルDCが結合されるように一対のダミーワード級DWL, DWLの一方が選択される。

センスアンプSAは、上配アドレックングにより生じるこのような電位変化の慈む、タイミング 信号(センスアンプ制御信号)がpaで決まるセンス期間に拡大する。センスアンプSAは、その一対の入出力ノードが1対の平行に配置された相様データ静DL、DLに結合されている。このセンスアンプSAは、一対の交差結級されたMOSFETQ1、Q2を有し、これらの正角運作用により、相補データ級DL、DLに現れた彼少な信号

行われる。選択されたメモリセルMCドよってデータ銀DLに与えられる電位変化でなわちデータ 信号のレベルは、データ級DLが比較的大きい等 生容量を持つので数小である。

特に制限されないが、このような数少な信号を 検出するための基準としてダミーセルDCが設け られている。このダミーセルDCは、そのキャペ ッチでもの容量値がメモリセルMCのキャペッタ で®のほどや分であることを設合、メモリセルMC と何じお無件、同じ及計定数で作られている。 キャペンタではによって接近電でれている。 キャペンタではによって接近電でたれてである。 キャペンタではによって接近電であるのが 少のは、メモリセルMCからののデータ解のしい ひられる観みの野してから対のデータ解のしい なよられる観みのであるにはなる。 相補データ線DL、快出物度を上げるため、首

い換えると、相補データ繰りし及びDLのそれぞ

を整動的に増留する。

各ワード線WLがデータ線対のそれぞれと交差され、その前果として各ワード線とデータ級との間に不所望なカップリング容量が形成されるので、1つのワード線が選択されるとそのカップリング容量を介して各データ線にノイズが与えられてしまう。しかしながら、折り返えしピット線方式のメモリアレイにおいては、ワード線からカップリング容量を介してデータ線対DL。DLのそれぞれに与えられてしまうノイズは、そのレベルが互いに等しい。このノイズは、コモンモードノイズであるので差動型のセンスアンプSAKよって相収される。

上記のアドレッシングの際、一旦改複されかかったメモリセル風での記憶情報は、このセンス動作化よって得られたペイレベル若しくはロウレベルの電位をそのまま受け取ることによって回復する。

しかしながら、センスアンプ8Aの動作の結果 として設定されるところのヘインペルが電域電圧 · 20 · · ·

VccK対して一定以上落ち込むと、何回かの飲み出し、再書込みを繰り返しているうちに論地。0°として飲み取られるところの試動作が生じる。この思動作を散ぐために取けられるのがアクティブリストア回路ARは、ロウレベルの信号に対して何ら影響を与えずペイレベルの信号にのみ退択的に電源電圧Vccの電位にブースト(昇圧)する動きがある。

「国図に示されているデータ解対DL1, DL1は、カラムスイッナでWを構成するMOSFETQ8・Q8・Q4を介してコモン相補データ級対CDL1, CDL1に接続されている。他のデータ級対も同様なMOSFETQ5・Q6を介してコモン相補データ解対CDL1、CDL1は、使で無8図において述べるデータ出力即略の入力増子とデータ入力回路の出力増子にそれぞれを使されている。コモン相補データ解CDL1.CDL1は、またメインアンブMAの一対の入出力増子に

し azi 、 azi を形成する。 アドレスパッファAD Bは、また、カラムアドレスストローブ信号CAS により形成されたメイミング信号vacに同期して 外部アドレス信号YA0ないしYAiを取り込み、 内部相補アドレス信号ya0 . ya0ないしyai,yal を形成する。毎に創設されないが、カラム系の内 都相補プドレス信号。az0ないしax1のうちのaxl 及び axi は、後で第3回において説明するアドレ スダコーダSR一DCRに供給される。残りの内 密相視アドレス信号 ax0 、ax2 ないし axi i. axi-1はロウデコーダR-DCBに供給される。 阿根に、カラム系の内部相補アドレス信号 ayo , ayoないし ari . ayiのうちの ayi及び ayiはア ドレスデローダSR-DCRに供給され、扱りの アドレス信号ayo . ayoないし ayi-1 . ayi-1は カラムデコードC-DCRに供給される。

ロウアドレスデコーダR-DCBは、ロウアドレスストローブ信号に基づいて形成されたワード 搬送択タイミング信号をよる上記内部相補アドレス信号を受け、アドレス信号XA0~XA1-1 着合されている。

ロウデコーダ及びカラムデコーダBC-DCBは、アドレスペッファADBで形成された内部相補アドレス信号を受けて、1本のワード線及びダ
(一ワード線近びにカラムスイッテ選択信号を形成する。これによってメモリモル及びダミーモルのアドレッシングが行なわれる。

アドレスペッファムDB、ロウザコーが及びカ ラムデコーがRC-DCRのそれぞれの構成は、 良く知られているがイナミック型RAMのそれと 同じにできる。それ故にそれぞれについての詳細 な説明を省略する。

簡単に言うと、これらの回路は、ダイナミック動作の回路から構成され、後で説明するタイミング発生回路から出力される潜々のタイミング信号によってそれぞれの動作が制御される。 すなわち、アドレスパッファADBは、 ロウアドレスストローブ信号 RAS により形成されたダイミング信号 Par に同期して外部アドレス信号 RA (~ X A 1 を取込み、内部相補アドレス信号 ax0 、 axi ない

によって指定されたワード級及びダミーワード級 セダイミング信号タェ に同期して選択する。

カラムデローダC-DCBは、カラムアドレスストローブ信号 CA8 に基づいて形成されたデーチ級選択タイミング信号 fy と上配内部相補アドレス信号を受け、上記アドレス信号 YA0~ YA1-1によって指示されたデータ級を上記データ級選択信号 fy に同期して選択する。

メインアンプMAは、その動作が、タイミング 信号 Frank よって制御され、コモン相補データ線 CDL1及びCDL1に与えられるデータ信号を 増幅する。

第3回には、4ビットのデータをシリアルに書込み又は酸み出しを行うユブルモード機能を実現するためのデータ出力回路R1ないしR4とデータ入力回路W1ないしW4とそれらの動作を制算するタイミング発生回路TGの一形を示す一実施例のブロック回か示されている。

毎に制限されないが、この実施例では4組のメモリアレイMARY1~MARY4が形成され、

特別昭61-220193 (6)

それぞれのコモン相称データ研対 CDL1.CDL1 ~CDL4、CDL4K得られた飲み出し信号を 増銀する4組の収み出し回路もしくは脱み出して ンプR1~R4と、上記それぞれのコモン相補デ ータ銀対CDL1.CDL1~CDL4.CDL4 に書込み信号を供給する書込み回路もしくは書込 みアンプW1~W4とが設けられる。そして、上 記名表示出しアンプRI~R4の出力信号は共通 の出力ペッファOBを介して外部に送出される。 一方、上記を書込みアンプの入力端子には、共通 の入力ペッファIBを介して外部からの會込み信 号が供給される。このように、出力パッファOB と入力パッファIBとを共通化した場合には、と れらの回路OB、IBは、軒に制限されないが、 CMOS回路のようなスタティック型回路によっ て構成される。

この実施例では、4ビットのデータをシリアル に脱み出し又は者込みを行うため、上記読み出し アンプR1〜R4と者込みアンプW1〜W4とは、 飲み出し又は考込み割割信号wοと技法するタイ

ロタレベルによってメモリに書き込み動作モードが指示されているとき、およびタイミング信号61がロタレベルにされているとき抑動作状態にされる。抑動作状態の読み出しアンプR1は、その出力インピーダンスが終れされる。

読み出しアンプR1の具体的な固路例が第4 図 に示されている。読み出しアンプR1は、図示の ように、それぞれのゲートがコモン相補データ級 CDL1.CDL1に始合された増収用MOSF ETQ18,Q16、スイッナMOSFETQ17, Q18、及びスイッナMOSFETQ17,Q18 を制御するためのMOSFETQ10ないしQ14 から構成されている。

書き込み割割信号we がハイレベルなら、これ に応じてMOSPETQ11、Q14がオン状態 にされ、スイッチMOSPETQ17及びQ18 のグートは、ほよりポルトのロウレベルに維押さ れる。従って、スイッチMOSPETQ17及び Q18はオフ状態にされている。 ミング発生回路TGKよって形成されたタイミング信号を1ないしゃ4に従って時系列的に動作させられる。すなわち、タイトネーブル信号▼Bがハイレベルなら、観み出しアンブB1~R4がタイミング発生回路TGKよって形成されたタイミング信号を1~タ4に従って時系列的に動作させられる。タイトイネーブル信号▼Bがロウレベルなら、電込みアンブW1~W4がタイミング信号を1~を4に従って時系列的に動作させられる。

飲み出しアンプR1は、書き込み制御信号we がロウレベルにされているときにタイミング信号 4 1 がハイレベルにされるとそれに応じて動作状態にされる。動作状態の読み出しアンプR1は、メモリアレイMARY1に前合されたコモン組織データ舗CDL1とでDL1とに与えられるデータ信号に対応したデータ信号を相補信号線CDRとでファクスを表示してンプR1は、書き込み制御信号we がハイレベルにされているとき、すなわち、外面ライトイネイブル信号WEの

書き込み制御信号で がロクレベルにされている状態においてタイミング信号でma及び 9 1 がハイレベルにされると、これに応じてスイッナMOSPETQ17及びQ18はオン状態にされる。その結果として増幅用MOSPETQ15及びQ16がそれぞれ相補信号級CDB、CDRに結合される。コモン相補データ級CDL1、CDL1に与えられるデータ信号によって増低用MOSPETQ15とQ16が相補的に動作されるので、一対の相相信号線CDRとCDRのうちの一方がほよりポルトのロクレベルに強制されることになる

なお、相補信号線CDR及びCDRのそれぞれ に予めの電位を与える手段が第3図のデータ出力 パッファのBの中に無い場合、相補信号線CDR、 CDRのそれぞれと回路の電源第子Vccとの間に ブルアップ抵抗手段(図示しない)が設けられる。

第3回の競み出しアンプR2ないしR4は、R1と同様な検点にされる。

説み出しアンプB1ないしR4は、タイミング

信号が1ないしず4が膜次に発生されることに応 じて、順次に動作される。

帯込みアンプW1は、書き込み割割信号でのが
へイレベルにされているときにおいてタイミング
信号を1がヘイレベルにされると、それに応じて
動作状態にされる。動作状態の帯込みアンプW1
は、相補信号線CDWとCDWとに供給されてい
るデータ信号と対応したデータ信号をコモン相補
データ線CDL1とCDL1に与える。これによ
り外型データ信号DInと対応されたデータ信号が
入力パッファIB及び書き込みアンプW1を介し
てコモン相植データ線CDL1及びCDL1に与えられる。書込みアンプW1は、審き込み割割信
ラwo及びタイミング信号を1がロウレベルにされていると、それに応じて非動作状態にされる。
非動作状態の書込みアンプW1は、高出力インピーダンスを持つよりにされる。

第5回は、書き込みアンプW1の具体的回路例を示している。

書き込み制御信号weがロカレベルであり、か

・る。タイミング信号を1がハイレベルにされると それに応じてスイッチMOSFETQ19及び 「Q20がオン状態にされる。その結果、MOSP ETQ25及びQ27のゲートは、信号級CDW のハイレベルに応じてハイレベルにされる。メイ ミング信号を1は、MOSFETQ23を介して MOSPETQ26のゲートに供給される。しか したがら、この場合、MOSFETQ26のゲー トは、MOSPETQ25がそのゲート電位のハ イレベルによってオン状態にされているので、ほ 低のポルトのロウレベルのまとにされる。MOS FETQ30及びQ32のゲートは、信号製CDW がロタレベルにされているのでロタレベルのまる にされる。メイミング信号 f 1 は、MOSFET Q28を介してMOSPETQ31のゲートに供 給される。この場合、MOSFETQ30がオフ 状態にされているので、MOSFETQ31のゲ ートは、メイミング信号するがハイレベルにされ ると、それに応じてハイレベルにされる。

その結果として、コモン相様データ級CDL1

つマ・がハイレベルなら、それによりMOSFETQ21,Q22,Q24及びQ29がオン状態にされ、MOSFETQ23,Q28がオフ状態にされる。とのとき出力パッファを構成するMOSFETQ21,Q22,Q24及びQ29によって任よりボルトにされているので、オフ状態にされている。 従って、この状態においてコモン相様デーチ級CDL1及びCDL1の電位は、書き込み団略W1によっては変更されない。

書き込み制数信号we 及びwe がそれぞれハイレベル、ロウレベルにされているなら、MOSFETQ26.Q87.Q31及びQ32の導通状態は、タイミング信号を1が発生されたときの相補信号級CDW及びCDWのレベルによって決定される。このときの回路動作は、次のようになる。例えば、相補信号級CDW及びCDWのレベル

何えば、相補信号線CDW及びCDWのレベルが、第3回のデータ入力パッファIBによってそれぞれペイレベル。ロウレベルにされているとす

及びCDL1は、それぞれロクレベル、ハイレベ ルに強制される。

客き込みアンプW2ないしW4は、W1を同様な構成にされる。その結果として書き込みアンプW1ないしW4は、タイミング信号を1ないしが4か原次に発生されることによって原次に動作される。

タイマング発生回路TGの一部は、カラムアドレスストローブ信号CASを受けるエッジトリガ回路BGと、シフトレジステSBとにより構成される。チイミング発生回路TGのよう具体的広構成は、後で第6回によって設明する。

上記エックトリガ回路 B G は、特に創版されないが、上記カラムアドレスストロープ信号 C A S と、その選延信号 C A S を形成して排位的論理和回路に供給することによって、カラムアドレスストロープ信号 C A S の変化タイミングを検出する。なお、最初の変化タイミングには、広客しない

はお、最初の気化タイミングには、応答しない よりにされている。このようにして形成されたタ イミング信号BGは、シフトレジスタSRのシフ トクロックとして利用される。

--552-

·.· .

.e. o

ツフトレジスタSBは、4ビットのシフトレジスタであり、外部アドレス信号XAiとYAiに対応する内部アドレス信号axi,axi、ayi,ayiを受けたアドレスデコーダSB-DCBから出力されるデコード信号とプリセット信号をPBとによってその初期値が設定される。

すなわも、第2回のアドレスペッファADBから内部アドレス信号axl・axi、ayi及びayiが出力された使にタイミング信号をすが発生されると、それに応じてアドレスデコーダSRーDCRの4つの出力のりもの1ビットがハイレベル(論理。1 *) にされる。その後、ブリセット信号をFE が発生されると、アドレスデコーダSRーDCRの出力がシフトレジスタ BR にブリセットされる。すなわも、シフトレジスタ SRは、その4ビットのうちアドレス信号XAiとアAIとによって指示された1ビットが論理。1 *にされ、残りの3ビットが論理。0 *にされて切り設定がされる。上配論理。1 *の情報は、

抄他論型和回路BX1から出力される検出ペルス N 8 は、第7 図Hに示されたように安化される。 インペータ回路IV1、IV2及びMOSFBTQ 10及び11は、カラムアドレスストローブ信号 検出回路を構成している。

ロウアドレスストローブ信号 RAS とカラムア ドレスストローブ信号 CASのいずれもがハイレベルに維持されているなら、インパータ回路 IV 2 の出力 N 1 は、第7 団 C に示されたようにハイレベルにされている。とのとき、デイオード接続のMOSF ETQ10は、実質的にオン状態にされており、MOSF ETQ11は、カラムアドレスストローブ信号 CAS を受けるインパータ回路 IV 2の出力(ロウレベル)によってオフ状態にされている。それ故に、信号 CAS 1 は第7 図 D に示されたようにハイレベルにされている。

ロタアドレスストローブ信号 RASがロタレベルに変化されると、それに応じてインペータ回路 IV 2の出力は、第7回Cに示されているようにロタレベルに変化される。このとき、MOSFET 上記シフトクロックに従って原次右方向にシフトされ、単移及出力は初段似に角澄される。

これにより上記シフトレジスク8 Rの各段から 4つのタイミング信号が1~が4が形成される。 それぞれのタイミング信号は、対応するアンプ R1,W1~R2,W4 K供給される。

解 6 図は、タイミング発生回路で G の具体的な ブロック図を示している。

エッジトリガ回路EGは、特に制限されないが、 図示のようにインペータ回路IV1ないしIV4、辞 他論理和図路EX1、ナンド回路IV1、選延回 路DLY1、DLY2及びMOSPETQ10及 びQ11から構成されている。

週類回路DLY 2 と納他論理和回路 B X 1 は、カラムアドレスストローブ信号 C A S のトランジェントを検出するための検出回路を構成している。 是延回路DLY 2 は、得るべき検出ペルスのペルス都と突質的に等しい遷延時間を持つようにされる。これによりカラムアドレスストローブ信号 C A S が第7 図 B に示されたように変化されると、

Q10は、自動的ドオフ状態にされる。伊サCAS1 …は、MOSFBTQ10とQ11との接続点に存在する浮遊容量や寄生容量によってヘイレベルに 維持される。

その後、カラムアドレスストローブ信号CAS
が終り図目に示されたようにロクレベルに変化さいると、それに応じてMOSFETQ11がオン
状態にされる。その結果として信号CAS1は、
第7図Dに示されるようにロクレベルにされる。
信号CAS1は、その金のロフムソドレスストローブ信号CASのレベル変化にかかわらずにロクレベルに結ねされる。 含りCAS1は、CAS信号の最初の立下りにのみ応答してロクレベルにされる。信号CAS1は、第7図Dに示されたようにBAS信号及びCAS信号の両方がハイレベルにされるととと応じてハイレベルにされる。

選延回路DLY1とナンド回路ND1は、ゲート回路を構成している。選延回路DLY1は、信号反転機能を持つ。選延回路DLY1の選延時間

特閒昭61-220193 (8)

は、選集回路DLY 2のそれに対していくぶん大きくされている。

連班回路DLY2の出力N2は、鉱り図Bに示されているように予めロウレベルにされており、個号CA31がロクレベルにされた後にハイレベルにされる。選班回路DLY1の選班時間の適当な設定によって、出力N2は、砂値論理和回路EX1の出力の最初のハイレベル期間の後にハイレベルにされる。ナンド回路ND1は、出力N2がハイレベルにされることによって開かれる。

それ故に、インパーメ回路IV4を介して得られるナンド回路IVD1の出力 feg 、 すなわちシフトクロック feg は、第7型Iに示されているように CAS 信号の最初のトランジェントに応答されない。

がロウレベルにされた後にヘイレベルにされる。 これによってロウデコーダR-DECが動作される。

タイミング信号 øps は、RAS 信号がハイレベルにされることに応じてロウレベルにされ、メイミング信号 øxがハイレベルにされた後にハイレベルにされる。これによって第2回のセンスアンブは、ワード線が選択された後に動作される。

タイミング信号するCtは、RAS信号がロウレーベルにされるとそれに応じてロウレベルにされた技に
アイミング信号 fpa がハイレベルにされた技に
ハイレベルにされる。これによってアクティブリストア回路人民は、メモリセルからデータ級正に、
Db1等に与えられたデータ信号がセンスアンプ
SAによって増幅された技に動作させられる。

第6図のエッジトリガ回路BCから出力される 信号CASI及びψes は、カラムタイミング発 生回路CTGの動作を削却するための創物信号と される。

·カラムタイミング発生回路CTGは、上記信号

類6回において、ロクタイミング発生回路RT Gは、ロクアドレスストロープ信号RASを受けることによってロク系の個々のタイミング信号を 形成する。

タイミング信号 PPC は、RAS 信号がハイレベルにされているときにおいてハイレベルにされており、RAS 信号がロウレベルにされることによってロウレベルにされる。第2回のアクティブリストプ回路ARにおけるブリテャージ回路(図示しない)は、タイミング信号 PPC のハイレベルによって動作され、それぞれ対とされたデータ無なほど電源電圧 Vcc レベルのブリテャージレベルにさせる。

ダイミング信号がar は、RAS信号がロウレベルにされることによってロウレベルにされる。 アドレスペッファADBは、前述のようにタイミング信号がar によってその動作が創却され、ロウ系のアドレス信号XAOないしXAiを取り込む。

・ダイミング信号するは、タイミング信号すar

CASIEとともにロウタイミング発生回路RTG から出力されるタイミング信号をxと実質的に同位相のタイミング信号をx を受けることによって 様々のタイミング信号を出力する。

メイマング信号できる は、信号でASIがロウレベルに変化されると、それに応じてロウレベルにされる。 ボドレスパッファADBは、メイミング信号できる がロウレベルにされることによってカラム系のアドレス信号YAOないしYAIを取り込む。

タイミング信号をyは、信号CASIがロウレベルにされると、ロウタイミング発生回路RTGからタイミング信号をx*が出力された後にハイレベルにされる。カラムデコーダC-DCRは、タイミング信号をyによって動作される。

タイミング信号をma は、ノア回路NB1かも 出力される信号が第7回Kに示されたようにハイ レベルにされることに応じてハイレベルにされる。 蘇2回のメインアンブMAは、このタイミング 信号をma Kよって動作される。

-554-

1. 3. 4. 5. 5

157.52

11.60 1 3.3

11.00

特問四61-220193 (9)

なお、ノア回島NR1及びそれから出力される 信号でAS2は、この実施例のカラムタイミング 発生回路でTGにとって必要とされない。信号 CAS2は、第3回の出力パッファOB及び入力 パッファIBがブリティージ回路を含むようなダ イナミック回路から構成される場合に、カラムア ドレスストローブ信号でASのトランジェントに 応答してそれらの回路のプリティージ開始及び動 作明幼の割卸を行なっために必要とされる。

上記信号CAS2にかえて排他輸班和回路EXIの出力N3が利用されても良いが、との場合は、 なの点に作者する必要がある。

すたわも、出力NSがロウレベルに変化される
メイミングは、CAS信号の変化タイミングに対
し速延回路DLY2の遅延時間だけ速度される。
そのため、CAS信号が最初にロウレベルにされ
てから出力NSがロウレベルに変化されるまでに
中中長い時間が必要とされることになる。その結
果、CAS信号の最初の立下りに対する回路の応
答遠度が制限される。

ムアドレスストローブ信号でASがハイレベルド 変化されると、これに応じてエッジトリガ回路 B Gからシフトクロックチegが送出されるので、シ フトレジスタS Aの論理"1."が次級にシフトさ れる。これによって、メイミング信号するがハイ レベルになり、使み出しアンプR1に代わって就 み出しアンプR2が動作する。これによって、出 カペッファOBからは、メモリアレイM-ARY2 からの読み出し信号が出力される。以下、同様に してカラスアドレスズトローブタ号CASが変化 する定に、シフトレジスメSRの論理"1"がシ フトされるので、メモリアレイM-ARY8,メ モリアレイM-ARY4からの読み出し信号が展 次出力される。このような最初に読み出しを行う メモリアレイの設定は、上記アドレス信号XAI とYAIの設定によって任意に行われる。

なお、参込み動作は、上記カラムアドレスストローブ信号 CASの変化タイミングに同期して外帯場子 Dink 参込みデータを供給すれば、上記同様にして、次々に参込みアンプW 1 ~W 4 が動作

との実施例回路の読み出し動作を無「図のタイ ミング図に従って説明する。

ロクアドレスストローブ信号 RASがロウレベ ルKなると、上述のようにX系のアドレッシング が行われ、データ級DJに飲み出し信号が訊れる。 次いで、カラムアドレスストローブ信号CASが ロウレベルになると、上述のようにY系のアドレ ッシングが行われ、4つのメモリアレイからそれ ぞれ1つずつのメモリセルが選択され、メモリセ ルからの読み出し信号がコモン相様ダーメ能対C DL1, CDL1~CDL4, CDL4 K格られ る。そして、上記フトレス包号X人」、Y人Iに よって、シフトレジスメ8Rの例えば初段回路が 論理『 I 『 に 設定され、 これに よりメイミング信 号∮1がハイレベルにされる。ライトイネーブル 信号WEがハイレベル(図示せず)にされている 場合、このタイミング信号も1によって競み出し アンプ丑1が動作する。これによって、出力パッ ファ0Bからは、メモリアレイM-ARY1から の就み出し信号が最初に出力される。次に、カラ

するので、4つのメモリプレイ公の書込みが限次 行われる。

実施例の函路は、変更可能である。例えば、出 カバッファOB及び入力パッファIBは、前述の ようにプリナャーが国路を含むようなダイナミッ・ ク回路から構成されて良い。この場合、出力ペッ ファOB及び入力ペックッパ·Bは、第7回K化示 されたような検出ペルスCA82によってその動 作が何仰される。ナなわち、これらの回路OB. IBは、校出メルス(CAS2)のロウレベルだ よって予めプリチャージ状態にされ、カラムアド レスストローブ信号 CA8のレベル変化が検出さ れるととによって(言いかえるとCAS2がハイ レベルにされることによって)動作される。この 場合、回路OB及びIB内の種々のノードが予め 基準レベルにプリセットされるので、これらの図 路は、それぞれに加わるデータ信号が充分に大き いレベルに増大されないまイミングにおいても、 與りなく動作する。との場合は、また、予めプリ ナャージもしくはブリセットが実行されるので、

特開昭61-220193(10)

回路OB及びIBの動作タイミングを一定にする ことができる。

出力パッファOB及び入力パッファIBは、そ れぞれ共通の国路から構成されていなくても良い。 例えば、出力パッファOBは、就み出しアンプ R1ないしR4のそれぞれに一対一対応される回 路部分を持っていて良い。

第8回には、そのようなデータ出力ペッファ OBの一実施例の回路図が示されている。

上記載み出しアンプ(メインアンプ)R1~ R4(第3図参照)からの増掘出力信号は、それ ぞれ次の駆動取回路DV1~DV4K供給される。 阿図では、代表として転動及回路DV1とDV4 ** とが代表として示されている。すなわち、脳動象 国路DV1は、タイミング信号φ1が供給される 第子と回路の接地電位点との間に設けられ、上記 説み出しアンプR1からの相補データ信号doutle doutlを交差的に受けるプッシュブル形態のMO SFETQ10,Q12AUQ11,Q13KL って構成されている。すなわち、反転出力信号

ニュライミング発生回路TGは、2ピットのアドレ 、 |米信号AX||とAY||とにより指定された兼初に、の(ロ)カラムマドレスストローブ信号の変化像に、「小小り、」 によって形成されたタイミング信号タ1~ダもに 従って択一的に次々に動作するので、4つのメモ リアレイからの読み出し信号がシリアルに出力さ

なお、タイミング信号 41~ 44のロケレベル によって不動作状態にされた駆動及回路 D V 1 ~ DV4は、その出力がコクレベルされるので、出 力回数 0 B 1 ~ 0 B 4 はヘイインピーダンス状態 となり、上記タイミング信号は1~り4のハイレ ペルドよって動作状態にされた駆動段目路DV1 ~DY4を通して供給された信号を受ける出力ペ ッファOB1~OB4の出力信号が外部出力進子 Doutから送出されるものである。

doutlist, MOSPETQ10EQ18のゲート に供給され、非反転出力信号 d cutiはMOSFB TQ11とQ12のゲートに供給される。上記M OSFETQ102Q12RUMOSFETQ11 とQ13の姿貌点から得られた世号は、次のブシ ■ブル形態の出力MOSFETQ14.Q15の グートに供給される。 ナなわち、MOSFETQ10 とQ12の接続点の信号は、接地電位側の出力量 OSFETQ15のゲートに供給される。上記以 OSFETQ11とQ18の接続点の信号は、電 **領電圧Vcc質の出力MOSFETQ14のゲート**

後りの駆動製団路DV2~DV4と出力回路 OB2~OB4も上記類似の回路により構成され る。そして、出力印路OB1~OB4の出力増子 は共通化されて、省い換えるたらば、ワイャード オア構成とされて1つの出力強子 Dout に 接続さ れる。上記各区動及回路DV1~DV4に供給す るタイミング信号 チェーチ もは、上記第3図のタ イミング発生回路TGによって形成される。

【効:果】

出力するメモリアレイから風にカラムアドレメストー 複数のメモリアレイに対する常込み又は読み出し_{に答えて、} トロープ信号の変化タイミングに従ってタイミンというを行うことができるので、高速化を図ることができます。 グ信号チェーチもを形成する。したがって、上記・・ きるという効果が得られる。わなみに、カラムア:: 200 - 100 第7回のタイミング国に示すように、4つの駆動。小 (中レススト)ローブ信号によってブリチャージを行った(大) |我回路DV1~DV6がタイミング発生回路では、いう出力回路が能み出し回路もしくは出力パッファル Charles (Specific et に及けられる場合には、約30nsものプリティー・ ージ期間を要するので、4ビットの読み出しには…。 金体である3-3-0 ns もの時間を受中すものとなって てしまう。これに対して上記のようにカラムアド レスストロープ信号の変化タイミング毎に読み出 しを行うと、全体で約240nsで銃み出しを行う ことができる。

> (2) 複数のメモリアレイからの信号をそれぞれ受 ける使み出し回路に対して共通の出力ペッファを 用いた集合には、比較的簡単な屈路によって高速 読み出し化を実現できるという効果が得られる。 (3) 複数のメモリアレイからの信号をそれぞれ起 数数函路と出力パッファ回路とを用いて出力させ

--556---

特開昭61-220193 (11)

るような回路構成とした場合には、上記駅動取回路を降系列的に動作させるか同時に動作させるという簡単な回路変更によって、複数ピットのデータをシリアル又はパラレルに使み出すことができるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、この発明は上記実施 例に設定されるものではなく、その長官を逸起しない範囲で機々変更可能であることはいうまでもない。例えば、メモリアレイの数とその周辺回路の数は、必要に応じて種々の変形を採ることができるものである。第3回における各回路の具体的回路構成は、上記制作を行うものであれば何であってもよい。上記制は日の実施例における駆動したは出力回路をハイインピーダンス状態にし、動作期間にはメインアンがらの信号を出力回路に 供給するものであれば何であってもよい。

との発明は、アドレスストローブ信号に使って アドレス信号を多重化して供給する半導体記憶装

コーダ、ADBープドレスパッファ、DOBーデータ出力パッファ、DIBーデータ入力パッファ、BI〜B4・映み出しアンプ、WI〜W4・一番込みプンプ、OBI〜OB4ー出力パッファ、IBI〜IB4・・・スカバッファ、DVI〜DV4・・駆動 収回路、SR・・・シフトレジネタ、TGータイミング発生回路。

代理人 弁理士 小、川 勝 另



量K広く利用できる。 密面の簡単な説明

第1回は、との免明に先立って投業されている ニブルモードを説明するためのタイミング園、

第2回は、この発明の一実施例を示す回路図、 第3回は、そのデータ出力パッファとデータ入 カペッファDIB1〜DIB4及びタイミング発 生回路TGの一部の一実施例を示すプロッタ図、


第4回及び第5回は前3回の回路プロックR1 及びW1の具体的な回路回。

第6回はタイミング発生回路の具体的なプロック図。

第7回は、上記第3回及び第8回の実施例回路 の動作の一例を説明するためのタイミング図、


第8回は、上記データ出力ペッファの他の一実 第例を示す回路回である。


MARY1〜MARY4-メモリアレイ、MC
…メモリセル、DC…ダミーセル、CW…カラム
スイッチ、SA…センスアンプ、AR…アクティ
ブリストア回路、RC…DCR…ロク/カラムデ




-557-

特問昭 61-220193(12)





特開昭61-220193 (13)



【公報観別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成5年(1993)5月7日

【公開番号】特開昭 6 1 — 2 2 0 1 9 3 【公開日】昭和 6 1 年 (1 9 8 6) 9 月 3 0 日 【年通号数】公開特許公報 6 1 — 2 2 0 2 【出願番号】特開昭 8 0 — 6 0 6 9 4 【国際特許分類第 5 版】 G11C 11/401 【F I】 G11C 11/34 362 E 8526-5L

學院預正書(11元)

平成4年2月27日

.特许疗员肯撒

1.事件の要示

昭和60年特許順第60694号

2. 発明の名称

半導体記律装置

8.諸正をする者

事件との関係 特許出版人

告 所 〒101 東京都千代田区神田駿河台田丁目 6番地 名 存 (510)株式会社 日 立 製 作 所

4. 代理人

住 府 〒116 東京都東川区四日専用6丁目5 8番3号 藤井ビル 2 0 1 号 電路 03-3853-6221

氏名 (8355) 弁理士 秋 田 収 書

5. 稀重の対象

明報書の特許部球の範囲の個及び発明の詳細な展明の編。 関節の第2回、第3開及び第4回 6.悪正の四郡

(1)明紀書の特許請求の範囲を別級のとおり権 正する:::

(2) 同者の第13頁第5行目の「ye0、ye0ない Uyei, yel] を「ey0, ey0ない Ley1, eyi」と初 にする。

(8) 同者の第1.6 頁第8 行目の「ライトネーブ ル信号」を「ライトイネーブル信号」に結びサス

(4) 関書の第24頁第6行目の「R1, W1~ R2, W4」を「R1, W1~R4, W4」に補 正する。

(5) 図書の第25頁第14行目の「IV2」も「IV3」に補正する。

(6) 同者の第27頁第8行目の『DLY2』を 『DLY1』に補近する。

(7) 慰诃の第2回、第3回及び第4回を別載の とおり補正する。

-植 1-

t. 181. .

の 転 特許証法の範囲

1. メモリアレイ。

上記メモリアレイに結合されるべき複数の飲み Bし回路<u>はたは</u>変き込み四路。

カラムアドレスストローブ信号の過数変化を検 出することによってタイミング信号を形成するタ イミングゼネレータ、及び

上記タイミング信号を受けることによって上記 被戦の読み出し回路<u>または客を込み回路</u>を展次に 動作させる創御信号を出力する制御回路。

からなることを特徴とする半遺体記憶装置。


2. 上記制舞回路は、上記タイミング信号をシフトパルスとして受けるシフトレジスタからなることを特徴とする特許請求の範囲第1項記載の平準体配徳装置。


8. 上記メモリアレイは、マトリクス配置された 複数のダイナミック型メモリセル、各ダイナミッ ク型メモリセルの選択網子に結合された複数のデータ線、及び各ダイナミック型メモリセルのデー *タ入辺刀勾子に村合された複数のデータ様からなることを特徴とする特許請求の新田第1項記載の 半退体配位務費。

4、上記複数の飲み出し四路の出力増子は、互い に共通接続されていることを特徴とする特許請求 の範囲第3項記載の半導体記憶数量。

5. 上記学事体記憶数質は、更に、上記メモリア レイに結合されるべき複数の書き込み回路からなり

上記書き込み回路は、上記シフトレジスタから 出力される制御信号によって順次に動作されるこ とを特徴とする特許証求の範囲第4項記載の半導 体記憶助置。





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

☐ BLACK BURDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.